Производительность Rockchip PCIe: DMA, BAR, прерывания, NVMe и настройка шины

Источник: RK-KF-YF-460 V2.9.0, чипы с PCIe и Linux 4.4 или новее. Это справочник платформы: проверьте SoC платы ArmSoM, разводку PCIe, SDK/BSP, ядро и периферию. Все таблицы производительности относятся к испытаниям EVB производителя, а не ArmSoM. Китайская версия использует китайские рисунки, остальные — английские. Примеры регистров, прошивки, питания и форматирования требуют резервной копии и проверки на тестовом оборудовании с фактическим BSP.

ArmSoM Docs · Rockchip Linux

1. Общие сведения

1.1 Введение

Документ описывает показатели производительности приложений RK PCIe и способы их измерения. Цель испытаний — получать соответствующие показатели через простые, точные и управляемые прикладные интерфейсы. Раздел «Общие сведения» содержит необходимые сведения для испытаний, раздел о скоростях передачи — теоретические расчёты PCIe, а остальные разделы — конкретные показатели и методы измерения.

1.2 PCIe sysfs

Linux PCIe поддерживает интерфейс sysfs, предоставляющий главным образом следующие ресурсы:

/sys/devices/pci0000:17
|-- 0000:17:00.0
|   |-- class
|   |-- config
|   |-- device
|   |-- enable
|   |-- irq
|   |-- local_cpus
|   |-- remove
|   |-- resource
|   |-- resource0
|   |-- resource1
|   |-- resource2
|   |-- resource2_wc        # 64bits-pref mem resource and supports write combining, which has an optimization effect on PCIe mem to dev operations.
|   |-- revision
|   |-- rom
|   |-- subsystem_device
|   |-- subsystem_vendor
|   `-- vendor
`-- ...

Подробные сведения:

2. Скорости передачи

2.1 Пропускная способность PCIe

Скорость передачи выражается в GT/s, а не в битах в секунду Gbps: она включает служебные биты, не увеличивающие полезную пропускную способность. Например, кодирование 8b/10b в PCIe 1.x/2.x занимает 20% (2/10) полосы канала. Источник определяет GT/s как Giga transaction per second, число транзакций в секунду, а Gbps как Giga Bits Per Second, и утверждает отсутствие пропорционального пересчёта. Доступная полоса: Throughput = Transfer Rate * Encoding Scheme. Пример источника для PCIe 2.0 содержит запись «58 / 10 = 4 Gbps = 500 MB/s», а для x8 — «48 = 32 Gbps = 4 GB/s». Эти написания сохранены как неоднозначность оригинала.

2.2 Накладные расходы TLP

После прохождения уровней транзакций и канала к данным добавляется служебная информация: заголовки, окончания пакетов (LCRC, ECRC и т. д.), номера пакетов канального уровня. Поэтому фактическая скорость полезной нагрузки ниже пропускной способности.

Английский оригинал — 8

Максимальные накладные расходы TLP в 28 байт включают заголовок (16 байт), необязательную ECRC (4 байта), LCRC (4 байта), порядковый номер (2 байта) и символы кадрирования STP и END (2 байта). Рассмотрим пропускную способность PCIe Gen3:

После учёта накладных расходов TLP:

2.3 Скорости в сценариях применения PCIe

Если дополнительно учитывать DLLP для Ack/Nak и управления потоком, а также Ordered Sets для обучения линии и Skip, фактическая скорость передачи ещё ниже. В конкретных сценариях оптимальным решением считается передача eDMA.

3. Общие направления оптимизации

3.1 Максимальные частоты CPU и DDR

Для настройки обратитесь к исходному коду DVFS и DRAM.

3.2 Отключение простоя CPU

Пример для платформы RK3588:

/* dtsi disable cpu-sleep */
--- a/arch/arm64/boot/dts/rockchip/rk3588s.dtsi
+++ b/arch/arm64/boot/dts/rockchip/rk3588s.dtsi
@@ -585,6 +585,7 @@
idle-states {
    entry-method = "psci";
    CPU_SLEEP: cpu-sleep {
        compatible = "arm,idle-state";
        local-timer-stop;
        arm,psci-suspend-param = <0x0010000>;
        entry-latency-us = <100>;
        exit-latency-us = <120>;
        min-residency-us = <1000>;
+       status = "disabled";
    };
};

/* cmdline disable ARM's default wfi, for Android platform, please modify rk3588-android.dtsi */
--- a/arch/arm64/boot/dts/rockchip/rk3588-linux.dtsi
+++ b/arch/arm64/boot/dts/rockchip/rk3588-linux.dtsi
@@ -12,7 +12,7 @@
chosen: chosen {
-               bootargs = "earlycon=uart8250,mmio32,0xfeb50000 console=ttyFIQ0 irqchip.gicv3_pseudo_nmi=0 root=PARTUUID=614e0000-0000 rw rootwait rcupdate.rcu_expedited=1 rcu_nocbs=all";
+               bootargs = "earlycon=uart8250,mmio32,0xfeb50000 console=ttyFIQ0 irqchip.gicv3_pseudo_nmi=0 root=PARTUUID=614e0000-0000 rw rootwait rcupdate.rcu_expedited=1 rcu_nocbs=all nohlt";
};

3.3 Политика MPS PCIe RC

См. раздел о настройке Max Payload Size в Rockchip_Developer_Guide_PCIe_CN.pdf. Можно попробовать pci=pcie_bus_perf. После включения убедитесь, что установленный MPS поддерживается всеми подключёнными устройствами PCIe.

3.4 Настройка QoS шины контроллера

Передача PCIe, особенно DMA, при высокой пропускной способности занимает ресурсы шины между контроллером PCIe и DRAM и конкурирует с другими IP-блоками при арбитраже. В таких предельных сценариях можно повысить приоритет, изменив QoS шины контроллера PCIe. Настройки приведены в приложении о регистрах QoS контроллеров PCIe различных SoC.

3.5 Настройка PCIe ASPM

ASPM влияет на производительность передачи, поэтому при испытаниях рекомендуется его отключить. В реальном изделии можно реализовать динамическое переключение ASPM в функциональном драйвере EP и проверить соблюдение требований реального времени в соответствующих тестовых сценариях.

3.6 Политика CPU для уменьшения разброса задержек доступа CPU EP к отображённому адресу

Если мастер PCIe и мастер CPU конкурируют за DRAM, следующие настройки могут уменьшить разброс задержек доступа PCIe: отключить предварительную выборку кеша SoC на стороне RC; отключить потоковую запись SoC на стороне RC. Изменять эти настройки в Trust Firmware следует осторожно, проверяя, что изделие в целом продолжает удовлетворять своим требованиям.

3.7 Политика шины для уменьшения разброса задержек доступа CPU EP к отображённому адресу

Для приложений, чувствительных к разбросу задержек PCIe, см. раздел приложения о настройке DRAM Scheduler Aging для PCIe некоторых SoC. Пример RK3568:

io -4 -w 0xfe100010 0xff010101 # DDR timing configuration, further communication required, can be left unchanged during testing
io -4 -w 0xfe10002c 0x1 # Aging base reduced to 1, which affects all IPs
io -4 -w 0xfe100030 0x1 # The aging coefficient for the channel where PCIe is located is reduced to 1, with both base and coefficient at 1 for the fastest response speed

3.8 Наблюдение за колебаниями производительности из-за нарушений сигнала PCIe

См. раздел статистики стабильности ядра в Rockchip_Developer_Guide_PCIe_CN.pdf: проверьте, связаны ли колебания производительности с сигналами PCIe, например повторным установлением соединения или повторной передачей TLP. При большом числе ошибочных пакетов сначала устраните проблемы сигнала, затем продолжайте оптимизацию.

4. Ограничение производительности шины PCIe

Если обмен PCIe мешает модулям с жёсткими требованиями реального времени — например, вызывает мерцание VOP на RK3562, потерю кадров MIPI CSI из-за PCIe0 на RK3576, колебания GMAC на RK3568 или падение производительности SATA на RK3588 — отдельно испытайте следующие меры. По приложению о QoS уменьшите приоритет доступа PCIe к памяти. По приложению о Shaper уменьшите гранулярность доступа и проверьте результат. По приложению об ограничении полосы ограничьте пропускную способность PCIe, чтобы затронутые модули удовлетворяли требованиям изделия. Если этого недостаточно, проверьте возможность переноса внутрикристальных портов доступа к данным затронутого модуля; такая возможность известна у некоторых модулей отображения, включая vop и vicap. Подобрав приоритет, shaper и полосу, закрепите параметры в DTS платы:

1. Найдите QoS-узлы контроллеров PCIe в dtsi по соответствующему приложению.

1. В DTS платы сослаться на QoS-узел и задать испытанные параметры приоритета и полосы; пример контроллера RK3568 PCIe2x1:

--- a/arch/arm64/boot/dts/rockchip/rk3568-xxx.dts
+++ b/arch/arm64/boot/dts/rockchip/rk3568-xxx.dts
@@ -2325,16 +2325,25 @@
&qos_pcie2x1{
+       /* Priority parameters */
+       priority-init = <0x202>;
+       /* Bandwidth parameters */
+       mode-init = <0x1>;
+       bandwidth-init = <0x100>;
+       saturation-init = <0x100>;
};

1. Узел shaper найдите в соответствующем приложении; пример RK3562 PCIe2x1:

--- a/arch/arm64/boot/dts/rockchip/rk3562-xxx.dts
+++ b/arch/arm64/boot/dts/rockchip/rk3562-xxx.dts
&shaping_pcie{
+   shaping-init = <0x5>;
};

Примечание: если dtsi SoC не предусматривает узел shaping, закрепить настройку через dtsi нельзя; интегрируйте запись регистров непосредственно в код.

5. Контроллер: пропускная способность DMA

5.1 Теоретическая скорость

Теоретически скорость DMA приближается к скорости с учётом накладных расходов TLP; расчёт приведён в разделе «Накладные расходы TLP».

5.2 Метод испытания

5.2.1 Стандартный тест EP

Испытание основано на «Разработке стандартной функции EP» и «Kernel DMATEST». Для Linux см. соответствующие разделы Rockchip_Developer_Guide_PCIe_CN.pdf; для RT-Thread — Rockchip_Developer_Guide_RT-Thread_PCIe_CN.md.

5.2.2 Остальные параметры

1. Установить высокие частоты CPU и DDR.

1. Установить политику PCIe RC MPS pci=pcie_bus_perf.

1. Для улучшения реакции в реальном времени и точного измерения полосы DMA опрашивать завершение DMA через PIO.

diff --git a/drivers/pci/controller/dwc/pcie-dw-dmatest.c b/drivers/pci/controller/dwc/pcie-dw-dmatest.c
index 4b0d4d3e01c8..df4595af962e 100644
--- a/drivers/pci/controller/dwc/pcie-dw-dmatest.c
+++ b/drivers/pci/controller/dwc/pcie-dw-dmatest.c
@@ -231,7 +231,7 @@ struct dma_trx_obj *pcie_dw_dmatest_register(struct device *dev, bool irq_en)
        }

        /* Enable IRQ transfer as default */
-       dmatest_dev->irq_en = irq_en;
+       dmatest_dev->irq_en = false;
        cur_dmatest_dev++;

        return obj;

5.3 Результаты испытаний

5.3.1 RK3568: стандартный тест EP

Оборудование: RC RK3568-EVB1-DDR4-V10, PCIe 3.0 2 lanes, ARM 1.99G, DDR 1.5G; EP RK3568-IOTEST-DDR3-V10, PCIe 3.0 2 lanes, ARM 1.99G, DDR 1.0G. Результаты:

5.3.2 RK3588: стандартный тест EP

Оборудование: RC RK3588-EVB1-LP4X-V10, PCIe 3.0 4 lanes, большие ядра 2.4G, малые 1.8G; EP RK3588-EVB4-LP4X-V10 с теми же PCIe и частотами ядер.

Результаты:

5.3.3 RK3588 Gen2x1: стандартный тест EP

Оборудование: RC RK3588-EVB1-LP4X-V10, PCIe 3.0 4 lanes, большие ядра 2.4G, малые 1.8G; EP RK3588-EVB4-LP4X-V10, PCIe 3.0 4 lanes (понижено до Gen2 1 lane), большие ядра 2.4G, малые 1.8G. Результаты:

Результат только справочный. Возможности DMA контроллера RK3588 PCIe3x4 теоретически следует оценивать по разделу стандартного теста RK3588.

5.3.4 RK1820 Gen2x1: стандартный тест EP

Оборудование: RC RK3588-EVB1-LP4X-V10, PCIe 3.0 4 lanes, большие ядра 2.4G, малые 1.8G; EP RK1820-EVB1-V10, PCIe 2.0 1 lane. Результаты для SRAM RK1820:

Тест только справочный и характеризует полосу передачи. Дополнительные испытания должны учитывать реальную задачу, например драйвер chips_connect. Результаты для DRAM RK1820:

Тест только справочный и характеризует полосу передачи. Дополнительные испытания должны учитывать реальную задачу, например драйвер chips_connect.

6. Контроллер: пропускная способность BAR

6.1 Введение

Обычный доступ пользователя к BAR — инструкции Load/Store 32bits. Поэтому измерение основано на пользовательских 32-битных Load/Store: чтение и запись выполняются через pci_mmap_resource, предоставляемый Linux PCIe sysfs.

6.2 Тестовое приложение

Подробности приведены в исходнике resource_mmap_test.c из приложения. Проверьте выбор mmap Resource с атрибутами device memory, например resource2. Сборка приложения, пример RK3588 Android:

/home1/ldq/rk-linux/prebuilts/gcc/linux-x86/aarch64/gcc-arm-10.2-2020.11-x86_64-aarch64-none-linux-gnu/bin/aarch64-none-linux-gnu-gcc -mcpu=cortex-a76 -O0 -static -DROPT -o resource_mmap_test resource_mmap_test.c

Требуется уровень оптимизации -O0, чтобы компилятор не оптимизировал команды чтения/записи.

6.3 Результаты испытаний

Результаты 64bits-pref (resource0..N) совпадают с 32bits-np (resource0..N).

6.4 Направления оптимизации

6.4.1 Увеличение разрядности данных

Ограничение скорости чтения/записи BAR главным образом связано с числом TLP. Увеличение полезной нагрузки TLP уменьшает их количество: увеличение разрядности запросов Load/Store на шине сокращает общее число TLP. Типичные варианты доступа к BAR: пользовательские Load/Store 32bits; фактическое поведение определяется ассемблерным результатом, например:

str    w1, [x0]

Пользовательские SIMD Load/Store 128bits обычно возникают после оптимизации компилятором. Например, на SoC с SIMD это возможно при -O3; фактическое поведение определяется ассемблерным результатом:

str    q1, [x1], #16

Load/Store 32bits в ядре. Интерфейсы ядра memset_io/memcpy_fromio. Результаты на примере RK3588:

Испытательная среда: RC RK3588-EVB1-LP4X-V10, PCIe 3.0 4 lanes, большие ядра 2.4G, малые 1.8G; EP RK3588-EVB4-LP4X-V10, PCIe 3.0 4 lanes, большие ядра 2.4G, малые 1.8G. Пользовательский доступ Load/Store 32bits, пример инструкций V8-a:

LDR <Wt>, [<Xn|SP>, (<Wm>|<Xm>){, <extend> {<amount>}}]
STR <Wt>, [<Xn|SP>, (<Wm>|<Xm>){, <extend> {<amount>}}]

Пользовательский SIMD Load/Store 128bit, пример инструкций V8-a:

LDR <Qt>, [<Xn|SP>, (<Wm>|<Xm>){, <extend> {<amount>}}]
STR <Qt>, [<Xn|SP>, (<Wm>|<Xm>){, <extend> {<amount>}}]

Load/Store 32bits в ядре.

6.4.2 Многопоточность: неэффективна

Несколько экземпляров resource_mmap_test.c одновременно читают/пишут разные BAR. Логический анализатор не показал увеличения использования шины. Фактическая полоса существенно не выросла (не более 10%); её использование также не увеличилось, хотя наблюдалось чередование TLP разных пространств BAR.

7. Контроллер: скорость реакции на прерывания ELBI

7.1 Введение

ELBI (Endpoint Local Interrupt Bypass) в режиме DWC PCIe EP реализуется отображением конфигурационного пространства EP. RC записывает в отображённые регистры ELBI этого пространства и вызывает прерывание EP, улучшая реакцию системы EP. Скорость реакции ELBI главным образом зависит от полосы системной шины EP, оптимизации драйвера и вычислительной мощности процессора.

7.2 Тестовое приложение

Код отправки PCIe ELBI на стороне RC:

#include <linux/kthread.h>

// Create a new kernel thread to trigger ELBI interrupts
static int pcie_rkep_elbi_test_real(void *p)
{
    struct pcie_rkep *pcie_rkep = (struct pcie_rkep *)p;

    // In an infinite loop, call the rockchip_pcie_raise_elbi_irq function to trigger ELBI interrupts (using IRQ number 0)
    while(1)
        rockchip_pcie_raise_elbi_irq(pcie_rkep, 0);
}

// Use the pcie_rkep_elbi_test_real function to create a kernel thread to trigger ELBI interrupts
static int pcie_rkep_elbi_test(struct pcie_rkep *pcie_rkep)
{
    struct task_struct *tsk;

    // Use the pcie_rkep_test function to perform some test operations
    pcie_rkep_test(pcie_rkep);

    // Create a kernel thread named "rkep-elbi" and pass pcie_rkep as a parameter to the pcie_rkep_elbi_test_real function
    tsk = kthread_run(pcie_rkep_elbi_test_real, pcie_rkep, "rkep-elbi");
    if (IS_ERR(tsk)) {
        pr_err("rkep elbi start rk-pcie thread failed\n");
        return PTR_ERR(tsk);
    }

    return 0;
}

Интеграция кода отправки PCIe ELBI на стороне RC:

 static int pcie_rkep_probe(struct pci_dev *pdev, const struct pci_device_id *id)
 {
        int ret, i;
@@ -774,6 +812,7 @@ static int pcie_rkep_probe(struct pci_dev *pdev, const struct pci_device_id *id)
                 pcie_rkep->obj_info->version);

        device_create_file(&pdev->dev, &dev_attr_rkep);
+       pcie_rkep_elbi_test(pcie_rkep);

        return 0;
 err_register_obj:

Код измерения скорости PCIe ELBI на стороне EP:

#include <linux/kthread.h>

// Create a new kernel thread to measure the triggering frequency of ELBI interrupts
static int pcie_rkep_elbi_test_real(void *p)
{
    struct rockchip_pcie *rockchip = (struct rockchip_pcie *)p;
    int cur_count, last_count = rockchip->elbi_count;
    u64 us = 0;

    // In an infinite loop, perform the following operations every 1 second
    while(1) {
        msleep(1000); // Wait for 1 second

        // Get the current ELBI interrupt count
        cur_count = rockchip->elbi_count;

        // If the current interrupt count is not 0, calculate the time interval between the last and current interrupt counts (in microseconds)
        if (cur_count) {
            us = 1000000 / (cur_count - last_count);
        }

        // Print the current ELBI interrupt count and triggering frequency
        pr_err("elbi count=%d %lluus\n", cur_count, us);

        // Update the last interrupt count
        last_count = rockchip->elbi_count;
    }
}

// Use the pcie_rkep_elbi_test_real function to create a kernel thread to measure the triggering frequency of ELBI interrupts
static __maybe_unused int pcie_rkep_elbi_test(struct rockchip_pcie *rockchip)
{
    struct task_struct *tsk;
    // Create a kernel thread named "rkep-elbi" and pass rockchip as a parameter to the pcie_rkep_elbi_test_real function
    tsk = kthread_run(pcie_rkep_elbi_test_real, rockchip, "rkep-elbi");
    if (IS_ERR(tsk)) {
        pr_err("rkep elbi start rk-pcie thread failed\n");
        return PTR_ERR(tsk);
    }

    return 0;
}

Интеграция кода измерения скорости PCIe ELBI на стороне EP:

 static int rockchip_pcie_ep_probe(struct platform_device *pdev)
 {
        struct device *dev = &pdev->dev;
@@ -1276,6 +1316,7 @@ static int rockchip_pcie_ep_probe(struct platform_device *pdev)
                goto deinit_phy;

        rockchip_pcie_add_misc(rockchip);
+       pcie_rkep_elbi_test(rockchip);

        return 0;

7.3 Результаты испытаний

Конкретная реализация и сценарии применения зависят от конфигурации системы, аппаратной платформы и требований драйвера.

7.4 Направление оптимизации

Скорость реакции ELBI главным образом зависит от полосы шины EP, оптимизации драйвера и вычислительной мощности. Пример RK3588:

Скорость чтения/записи регистров — максимальная скорость отправки запросов ELBI со стороны RC через интерфейс ELBI write config. Фактическая скорость реакции ниже из-за времени планирования прерываний EP.

8. Контроллер: скорость реакции на прерывания MSI

8.1 Введение

MSI (Message Signaled Interrupt) — механизм передачи прерываний PCIe: сообщение по специальному адресу вызывает прерывание. Устройство может иметь несколько адресов сообщений, каждый соответствует прерыванию. Это допускает параллельную обработку запросов, повышая скорость реакции и производительность. Скорость реакции MSI зависит от полосы системной шины RC, оптимизации драйвера и мощности процессора. В общем случае MSI позволяет существенно снизить задержку прерываний и сохранить хорошую реакцию даже при большой нагрузке.

8.2 Тестовое приложение

Код отправки PCIe MSI на стороне EP:

#include <linux/kthread.h>

// PCIe MSI RC and EP endpoint example code

static int pcie_rkep_elbi_test_real(void *p)
{
    struct rockchip_pcie *rockchip = (struct rockchip_pcie *)p;

    // EP endpoint continuously sends MSI interrupts to the RC endpoint
    while(1) {
        rockchip_pcie_raise_msi_irq(rockchip, 0);
    }
}

static int pcie_rkep_elbi_test(struct rockchip_pcie *rockchip)
{
    struct task_struct *tsk;

    // Create a kernel thread to execute the pcie_rkep_elbi_test_real function
    tsk = kthread_run(pcie_rkep_elbi_test_real, rockchip, "rkep-elbi");

    // Check if the thread creation was successful
    if (IS_ERR(tsk)) {
        pr_err("Failed to start rkep elbi thread\n");
        return PTR_ERR(tsk);
    }

    return 0;
}

Интеграция кода отправки PCIe MSI на стороне EP:

 static int pcie_rkep_probe(struct pci_dev *pdev, const struct pci_device_id *id)
 {
        int ret, i;
@@ -774,6 +812,7 @@ static int pcie_rkep_probe(struct pci_dev *pdev, const struct pci_device_id *id)
                 pcie_rkep->obj_info->version);

        device_create_file(&pdev->dev, &dev_attr_rkep);
+       pcie_rkep_elbi_test(pcie_rkep);

        return 0;
 err_register_obj:

Код измерения скорости PCIe MSI на стороне RC:

#include <linux/kthread.h>

static int pcie_rkep_elbi_test_real(void *p)
{
    struct pcie_rkep *pcie_rkep = (struct pcie_rkep *)p;
    int cur_count, last_count = pcie_rkep->msi_count;
    u64 us = 0;

    // Execute in an infinite loop, printing the current msi_count value and the time interval between two prints once per second
    while(1) {
        msleep(1000);
        cur_count = pcie_rkep->msi_count;
        if (cur_count) {
            us = 1000000 / (cur_count - last_count); // Calculate the time interval (microseconds)
        }
        pr_err("msi count=%d %lluus\n", cur_count, us); // Print msi_count and time interval
        last_count = pcie_rkep->msi_count;
    }
    return 0;
}

static __maybe_unused int pcie_rkep_elbi_test(struct pcie_rkep *pcie_rkep)
{
    struct task_struct *tsk;

    tsk = kthread_run(pcie_rkep_elbi_test_real, pcie_rkep, "rkep-elbi"); // Create a kernel thread to execute the pcie_rkep_elbi_test_real function
    if (IS_ERR(tsk)) {
        pr_err("rkep elbi start rk-pcie thread failed\n");
        return PTR_ERR(tsk);
    }

    return 0;
}

Пример вызова кода измерения скорости PCIe MSI на стороне RC:

 static int pcie_rkep_probe(struct pci_dev *pdev, const struct pci_device_id *id)
 {
        int ret, i;
@@ -774,6 +812,7 @@ static int pcie_rkep_probe(struct pci_dev *pdev, const struct pci_device_id *id)
                 pcie_rkep->obj_info->version);

        device_create_file(&pdev->dev, &dev_attr_rkep);
+       pcie_rkep_elbi_test(pcie_rkep);

        return 0;
 err_register_obj:

8.3 Результаты испытаний

Конкретная реализация и сценарии применения зависят от конфигурации системы, аппаратной платформы и требований драйвера.

8.4 Направление оптимизации

Оптимизация скорости MSI аналогична ELBI; подробности см. в разделе о скорости реакции ELBI контроллера.

9. Контроллер: скорость реакции доступа CPU периферии к отображённому адресу

9.1 Введение

PCIe позволяет CPU на стороне RC читать/писать данные периферии через BAR, а также CPU на стороне EP читать/писать данные RC через отображённые адреса.

Английский оригинал — 24

9.2 Тестовое приложение

Настройте outbound для RK3588 EP. CPU обращается по outbound-адресу и выполняет запись, затем чтение; цикл повторяется 10 000 раз. Команды испытания RC: установить высокие частоты CPU/DRAM. По умолчанию дополнительной нагрузки нет; добавляйте нагрузки, соответствующие изделию.

EP: test_memory в U-Boot; пример команды EP:

#define TEST_ITERATIONS 3000000

#define TEST_RECORD_LENGTH 256
static uint32_t record[TEST_RECORD_LENGTH];
static volatile uint32_t value;
static uint32_t max_duration;
static uint32_t total_duration;
static uint32_t loops;

void test_memory(volatile uint32_t *address) {
    ulong duration;

    int i;

    printf("Memory write-read test starting...\n");

    for (i = 0; i < TEST_ITERATIONS; i++) {
        // Get start time
        duration = get_ticks();

        // Write to memory
        *address = 0x12345678;

        // Read from memory
        value = *address;

        // Get end time
        duration = get_ticks() - duration;

        // Update maximum duration
        if (duration > max_duration) {
            max_duration = duration;
        }

        // Accumulate total duration
        total_duration += duration;
        //printf("Iteration %d: %lu ticks\n", i + 1, duration);
        record[duration]++;
    }

    // Calculate average duration
    uint32_t average_duration = total_duration / (loops * TEST_ITERATIONS);

    printf("Maximum duration: %u ticks %lu us\n", max_duration, max_duration / (gd->arch.timer_rate_hz / 1000000));
    printf("Average duration: %u ticks %lu us\n", average_duration, average_duration / (gd->arch.timer_rate_hz / 1000000));
    printf("ticks - count (24tick/1us)\n");
    for (i = 0; i < TEST_RECORD_LENGTH; i++) {
        if (record[i])
            printf("%d - %d\n", i, record[i]);
    }
}

static int main(void)
{
        printf("mmio mem\n");
        memset(record, 0, 4 * TEST_RECORD_LENGTH);
        max_duration = 0;
        total_duration = 0;
        for (loops = 1; loops < 1000; loops++) {
            test_memory((volatile u32 *)(0xf0000000));
        }
    }
}

9.3 Результаты испытаний

9.3.1 RK3566 Gen2x1

Базовая среда: RC RK_EVB_3566_LP4X_V10, PCIe Gen2x1 по умолчанию, mps 128B; EP RK3588 EVB1, PCIe Gen3x4. Результаты:

Без нагрузки DRAM на RC разброс задержек доступа CPU EP к отображённому пространству PCIe минимален. С нагрузкой DRAM на RC он значителен. Типичные меры: раздел об изменении политики CPU для уменьшения разброса задержек доступа CPU EP; раздел об изменении политики шины для той же цели. Тест нагрузки DRAM RC включает Bit Flip и Reversed Mem.

10. Периферия: пропускная способность NVMe

10.1 Метод испытания

10.1.1 Имитация CrystalMark с fio

Если libaio отсутствует, можно использовать psync. psync синхронно имитирует параллельную пакетную отправку запросов I/O ядру несколькими потоками. libaio использует Kernel Native AIO и отправляет пакет запросов ядру за один раз. По сравнению с psync у него меньше накладных расходов и выше производительность; он лучше подходит для оценки NVMe. Создание ext4 в работающей системе, пример Linux:

mkfs.ext4 /dev/nvme0n1
mount -t ext4 /dev/nvme0n1 /mnt

Создание f2fs в работающей системе, пример Android:

make_f2fs /dev/block/nvme0n1
mount -t f2fs -o fsync_mode=nobarrier /dev/block/nvme0n1 /mnt

10.2 Результаты испытаний

10.2.1 RK3568 Gen3x2

Контроллер хоста RK3568 EVB1 PCIe Gen3x2. Ограничение скорости Gen3x2 главным образом находится в контроллере PCIe, поэтому CPU/DDR испытательного устройства используют параметры по умолчанию. Периферия: Samsung 980 M.2 NVMe SSD 1TB PCIe Gen3x4. Результаты имитации CrystalDiskMark 8.0.1 через fio:

10.2.2 RK3588 Gen3x4

Хост RK3588 EVB1 PCIe Gen3x4, Port0/1 x4 RC. Фиксированные частоты: большие ядра 2.4G, малые 1.8G; mq-deadline, f2fs nobarrier, LPDDR4X 2112MHz. Периферия: Samsung 980 M.2 NVMe SSD 1TB PCIe Gen3x4. Результаты PC CrystalDiskMark:

Результаты имитации CrystalMark 8.0.1 через fio:

10.2.3 RK3588 Gen3x2

Хост RK3588 EVB1 PCIe3x4, Port0 x2 RC. Фиксированные частоты: большие ядра 2.4G, малые 1.8G; mq-deadline, f2fs nobarrier, LPDDR4X 2112MHz. Периферия: PHISON 128G BGA SSD. Результаты PC CrystalDiskMark:

Результаты имитации CrystalMark 8.0.1 через fio:

10.2.4 RK3588s Gen2x1

Хост RK3588s EVB1 PCIe2x1l1, Port0 x1 RC. Фиксированные частоты: большие ядра 2.4G, малые 1.8G; mq-deadline, f2fs nobarrier, LPDDR4X 2112MHz.

Периферия: PHISON 128G BGA SSD. Результаты имитации CrystalDiskMark 8.0.1 через fio:

10.2.5 RK3528 Gen2x1

Хост RK3528 EVB2, контроллер PCIe Gen2x1. Ограничение скорости Gen2x1 полностью определяется контроллером PCIe, поэтому CPU/DDR и остальные параметры испытательного устройства оставлены по умолчанию. Периферия: Samsung 980 M.2 NVMe SSD 1TB PCIe Gen3x4. Результаты имитации CrystalDiskMark 8.0.1 через fio:

10.2.6 RK3562 Gen2x1

Хост RK3562 EVB1, контроллер PCIe Gen2x1. Ограничение скорости Gen2x1 полностью определяется контроллером PCIe, поэтому CPU/DDR и остальные параметры испытательного устройства оставлены по умолчанию. Периферия: Samsung 980 M.2 NVMe SSD 1TB PCIe Gen3x4.

Результаты имитации CrystalDiskMark 8.0.1 через fio:

10.2.7 RK3576 Gen2x1

Хост RK3576 EVB1, контроллер PCIe Gen2x1. Ограничение скорости Gen2x1 полностью определяется контроллером PCIe, поэтому CPU/DDR и остальные параметры испытательного устройства оставлены по умолчанию. Периферия: Samsung 980 M.2 NVMe SSD 1TB PCIe Gen3x4. Результаты имитации CrystalDiskMark 8.0.1 через fio:

11. Приложение

11.1 Регистры QoS контроллеров PCIe различных SoC

Примеры команд регистров в таблице задают максимальный допустимый приоритет; изменяйте его по условиям испытаний.

11.2 Регистры Shaper контроллеров PCIe некоторых SoC

В таблице перечислены чипы с регистрами shaper. Пример задаёт максимальную допустимую гранулярность доступа 0xff. Допустимы значения от 0x1 до 0xff: меньшее значение означает более мелкую гранулярность. Настраивайте по результатам реальных испытаний.

11.3 Регистры ограничения пропускной способности PCIe некоторых SoC

Допустимый диапазон — от 0 до 0x1ff; меньшее значение означает меньший предел пропускной способности PCIe.

11.4 Настройка DRAM Scheduler Aging для PCIe некоторых SoC